【Verilog刷题篇】硬件工程师进阶1|序列检测

我不是女神ヾ 2023-09-30 15:17 35阅读 0赞

#### Verilog进阶挑战1-组合逻辑复习+时序逻辑入门 ####

*  前言
 *  Q1：输入序列连续的序列检测
 *  Q2： 含有无关项的序列检测
 *  Q3：不重叠序列检测
 *  Q4：输入序列不连续的序列检测
 *  Q5：信号发生器
 *  总结：小白跟大牛都在用的平台

## 前言 ##

*  硬件工程师近年来也开始慢慢吃香，校招进大厂年薪总包不下30-40w的人数一大把！而且大厂人数并没有饱和！  
    **- 本期是【Verilog刷题篇】硬件工程师进阶1|序列检测，有不懂的地方可以评论进行讨论！**
 *  **推荐给大家一款刷题、面试的神器**，我也是用这一款神器进行学习**Verilog硬件代码**的！
 *  ~链接如下：[刷题面试神器跳转链接][Link 1]
 *  **也欢迎大家去牛客查看硬件工程师招聘职位的各类资料，并进行提前批投递面试！**
 *  小白新手可以通过该神器进行日常的刷题、看大厂面经、学习计算机基础知识、与大牛面对面沟通~ 刷题的图片已经放在下面了~

![在这里插入图片描述][789b7a6f78d44c96a5ab8fd0c3c731be.png]

## Q1：输入序列连续的序列检测 ##

问题描述：请编写一个序列检测模块，检测输入信号a是否满足01110001序列，当信号满足该序列，给出指示信号match。

模块的接口信号图如下：  
![在这里插入图片描述][321cbf4cbdf64084ac47bd54ff057aa4.png]  
模块的时序图如下：  
![在这里插入图片描述][2c29770a87804ba08651c932f697e9f0.png]

输入描述：  
clk：系统时钟信号  
rst\_n：异步复位信号，低电平有效  
a：单比特信号，待检测的数据

输出描述：  
match：当输入信号a满足目标序列，该信号为1，其余时刻该信号为0

案例代码：

`timescale 1ns/1ns
    module sequence_detect(
    	input clk,
    	input rst_n,
    	input a,
    	output reg match
    	);
        parameter zero = 4'd0;
           parameter one = 4'd1;
           parameter two = 4'd2;
           parameter three = 4'd3;
           parameter four = 4'd4;
           parameter five = 4'd5;
           parameter six = 4'd6;
           parameter seven = 4'd7; 
        parameter    eight=4'd8;
       
        reg [3:0] cu_st;
        always@(posedge clk or negedge rst_n)
            begin
                if(!rst_n)begin
                    cu_st<=zero;
                    match<=1'b0;end
                else begin
                    case(cu_st)
                        zero:if(a==1'b0)begin
                                    cu_st<=one;
                                    match<=1'b0;end                   
                             else begin
                                     cu_st<=zero;
                                     match<=1'b0; end
                        one:if(a==1'b1)begin
                                    cu_st<=two;
                                    match<=1'b0;end                   
                             else begin
                                     cu_st<=one;
                                     match<=1'b0; end
                        two:if(a==1'b1)begin
                                    cu_st<=three;
                                    match<=1'b0;end                   
                             else begin
                                     cu_st<=one;
                                     match<=1'b0; end
                        three:if(a==1'b1)begin
                                    cu_st<=four;
                                    match<=1'b0;end                   
                             else begin
                                     cu_st<=one;
                                     match<=1'b0; end
                        four:if(a==1'b0)begin
                                    cu_st<=five;
                                    match<=1'b0;end                   
                             else begin
                                     cu_st<=zero;
                                     match<=1'b0; end
                        five:if(a==1'b0)begin
                                    cu_st<=six;
                                    match<=1'b0;end                   
                             else begin
                                     cu_st<=two;
                                     match<=1'b0; end
                        six:if(a==1'b0)begin
                                    cu_st<=seven;
                                    match<=1'b0;end                   
                             else begin
                                     cu_st<=two;
                                     match<=1'b0; end
                        seven:if(a==1'b1)begin
                                    cu_st<=eight;
                                    match<=1'b0;end                   
                             else begin
                                     cu_st<=one;
                                     match<=1'b0; end
                        eight:if(a==1'b1)begin
                                    cu_st<=three;
                                    match<=1'b1;end                   
                             else begin
                                     cu_st<=one;
                                     match<=1'b1; end
                        default:begin cu_st<=zero;
                            match<=1'b0;end
                    endcase
                    
                    
                end
            end
     
    endmodule

## Q2： 含有无关项的序列检测 ##

问题描述：请编写一个序列检测模块，检测输入信号a是否满足011XXX110序列（长度为9位数据，前三位是011，后三位是110，中间三位不做要求），当信号满足该序列，给出指示信号match。

程序的接口信号图如下：  
![在这里插入图片描述][a9575c32ae974b178bb011c6d982cc63.png]  
程序的功能时序图如下：  
![在这里插入图片描述][4edac14435ae418a9b0ba2f06242ec3a.png]

输入描述：  
clk：系统时钟信号  
rst\_n：异步复位信号，低电平有效  
a：单比特信号，待检测的数据

输出描述：  
match：当输入信号a满足目标序列，该信号为1，其余时刻该信号为0

案例代码：

`timescale 1ns/1ns
    module sequence_detect(
    	input clk,
    	input rst_n,
    	input a,
    	output reg match
    	);
        reg [8:0] a_temp;
        always@(posedge clk or negedge rst_n)
            begin
                if(!rst_n)
                    a_temp<=9'b0;
                else
                    a_temp<={
        a_temp[7:0],a};
                
            end
        always@(posedge clk or negedge rst_n)
            begin
                if(!rst_n)
                    match<=1'b0;
                else if(a_temp[8:6]==3'b011&&a_temp[2:0]==3'b110)
                    match<=1'b1;
                else
                    match<=1'b0;
                    end
                   
    endmodule

## Q3：不重叠序列检测 ##

问题描述：请编写一个序列检测模块，检测输入信号（a）是否满足011100序列， 要求以每六个输入为一组，不检测重复序列，例如第一位数据不符合，则不考虑后五位。一直到第七位数据即下一组信号的第一位开始检测。当信号满足该序列，给出指示信号match。当不满足时给出指示信号not\_match。

模块的接口信号图如下：  
![在这里插入图片描述][f6ec0a5e982f4323acec71860d3799ad.png]  
模块的时序图如下：  
![在这里插入图片描述][2aab625f14fd49c7bcf98fad4ec6a52a.png]

输入描述：  
clk：系统时钟信号  
rst\_n：异步复位信号，低电平有效  
a：单比特信号，待检测的数据

输出描述：  
match：当输入信号a满足目标序列，该信号为1，其余时刻该信号为0  
not\_match：当输入信号a不满足目标序列，该信号为1，其余时刻该信号为0

案例代码：

`timescale 1ns/1ns
    module sequence_detect(
    	input clk,
    	input rst_n,
    	input data,
    	output reg match,
    	output reg not_match
    	);
    	reg [5:0]cs;
    	reg [5:0]ns;
    	
    	reg [5:0]count;
    	always@(posedge clk or negedge rst_n)
    	   if(!rst_n)
    	   count<=0;
    	   else if (count>=5)
    	     count<=0;
    	    else
    	    count<=count+1;
    	   
    	
    	always@(posedge clk or negedge rst_n)
    	if(!rst_n)begin
    	   ns<=0;
    	   cs<=0;
    	   end
    	else 
    	   cs<=ns;
    	parameter IDLE=0,s1=1,s2=2,s3=3,s4=4,s5=5,s6=6;
    	parameter NOT_MATCH=7;
    	
    
    always@(*)
    	  case(cs)
    	    IDLE:ns = (data==0)? s1:NOT_MATCH;
    	    s1:ns =   (data==1)? s2:NOT_MATCH;
    	    s2:ns =   (data==1)? s3:NOT_MATCH;
    	    s3:ns =   (data==1)? s4:NOT_MATCH;
    	    s4:ns =   (data==0)? s5:NOT_MATCH;
    	    s5:ns =   (data==0)? s6:NOT_MATCH;
    	    s6:ns =   (data==0)? s1:NOT_MATCH;
    	    NOT_MATCH:ns = (data==0&&count == 5)? s1:NOT_MATCH;
    	endcase
    	
    	always@(posedge clk or negedge rst_n)
    	  if(!rst_n)begin
    	    match<=0;
    	    not_match<=0;
    	    end
        else if (count == 5)begin
            
            if(ns==s6)begin
    	        match<=1;
    	        not_match<=0;
    	     end
    	    else begin
                match<=0;
    	       not_match<=1;  
    	      end
        end
         else begin
            match <= 1'b0;
            not_match <= 1'b0;
        end
            
        endmodule

## Q4：输入序列不连续的序列检测 ##

问题描述：请编写一个序列检测模块，输入信号端口为data，表示数据有效的指示信号端口为data\_valid。当data\_valid信号为高时，表示此刻的输入信号data有效，参与序列检测；当data\_valid为低时，data无效，抛弃该时刻的输入。当输入序列的有效信号满足0110时，拉高序列匹配信号match。

模块的接口信号图如下：  
![在这里插入图片描述][1223f3f73cf842b6b79277ac852d0426.png]  
模块的时序图如下：  
![在这里插入图片描述][a3a0f1ae8b5b45e280b3b5afb8cbdb64.png]

输入描述：  
clk：系统时钟信号  
rst\_n：异步复位信号，低电平有效  
data：单比特信号，待检测的数据  
data\_valid：输入信号有效标志，当该信号为1时，表示输入信号有效

输出描述：  
match：当输入信号data满足目标序列，该信号为1，其余时刻该信号为0

案例代码：

`timescale 1ns/1ns
    module sequence_detect(
    	input clk,
    	input rst_n,
    	input data,
    	input data_valid,
    	output reg match
    	);
        parameter [3:0] data_ref = 4'b0110;
        reg [3:0] data_in;
        always @(posedge clk or negedge rst_n)
            if(!rst_n) data_in <= 4'b0000;
            else if(data_valid) data_in <= {
        data_in[2:0],data};
    
        always @(posedge clk or negedge rst_n) begin
            if(!rst_n) match <= 1'b0;
            else if((data_in[2:0] == 3'b011) && (!data))  match <= 1'b1;
            else match <= 1'b0;
    
        end
        
    endmodule

## Q5：信号发生器 ##

问题描述：请编写一个信号发生器模块，根据波形选择信号wave\_choise发出相应的波形：wave\_choice=0时，发出方波信号；wave\_choice=1时，发出锯齿波信号；wave\_choice=2时，发出三角波信号。

模块的接口信号图如下：  
![在这里插入图片描述][b8365bca4bbf4f7b8faf05ea48e33a2b.png]  
模块的时序图如下：  
![在这里插入图片描述][6f667e4d21fb4b52ad7abf878137ecc4.png]

输入描述：  
clk：系统时钟信号  
rst\_n：异步复位信号，低电平有效  
wave\_choise：2比特位宽的信号，根据该信号的取值不同，输出不同的波形信号

输出描述：  
wave：5比特位宽的信号，根据wave\_choise的值，输出不同波形的信号

案例代码：

`timescale 1ns/1ns
    module signal_generator(
    	input clk,
    	input rst_n,
    	input [1:0] wave_choise,
    	output reg [4:0]wave
    	);
    
        reg [4:0] cnt;
        reg k;
        always @(posedge clk or negedge rst_n) begin
            if(!rst_n) begin
                cnt <= 5'd0;
                wave <= 5'd0;
            end
            else begin
                case(wave_choise)
                    2'd0:begin
                        if(cnt == 5'd19) begin
                            cnt <= 5'd0;
                            wave <= 5'd0;
                        end
                        else if(cnt>=5'd9 && cnt<5'd19)begin
                            cnt <= cnt + 1'b1;
                            wave <= 5'd20;
                        end
                        else begin
                            cnt <= cnt + 1'b1;
                            wave <= 5'd00;
                        end
                    end
                    2'd1:begin
                        if(wave >= 5'd20)
                            wave <= 5'd0;
                        else
                            wave <= wave + 1'b1;
                    end
                    2'd2:begin
                        if(wave == 5'd0) begin
                            k <= 1'b0;
                            wave <= wave + 1'b1;
                        end
                        else if(wave == 5'd20) begin
                            k <= 1'b1;
                            wave <= wave - 1'b1;
                        end
                        else if(k == 1'b0 && wave < 5'd20)
                            wave <= wave + 1'b1;
                        else if(k == 1'b1 && wave > 5'd0)
                            wave <= wave - 1'b1;
                        else
                            wave <= wave - 1'b1;
                    end
                    default:begin wave <= wave;end
                endcase
            end
        end
      
    endmodule

## 总结：小白跟大牛都在用的平台 ##

*  硬件工程师近年来也开始慢慢吃香，校招进大厂年薪总包不下30-40w的人数一大把！而且大厂人数并没有饱和！  
    **- 本期是【Verilog刷题篇】硬件工程师从0到入门3|组合逻辑复习+时序逻辑入门，有不懂的地方可以评论进行讨论！**

快来点击链接进行跳转注册，开始你的保姆级刷题之路吧！[刷题打怪码神之路][Link 1]

另外这里不仅仅可以刷题，你想要的这里都会有，十分适合小白和初学者入门学习~  
1、算法篇（398题）：面试必刷100题、算法入门、面试高频榜单  
2、数据结构篇（300题）：都是非常经典的链表、树、堆、栈、队列、动态规划等  
3、语言篇（500题）：C/C++、java、python入门算法练习  
4、SQL篇（82题）：快速入门、SQL必知必会、SQL进阶挑战、面试真题  
5、大厂笔试真题：字节跳动、美团、百度、腾讯…掌握经验不在惧怕面试！

![在这里插入图片描述][69a49aaf7ba64cbcab569ffb3eeff427.png]

[Link 1]: https://www.nowcoder.com/link/pc_csdncpt_zdxxbj_python
[789b7a6f78d44c96a5ab8fd0c3c731be.png]: https://img-blog.csdnimg.cn/789b7a6f78d44c96a5ab8fd0c3c731be.png
[321cbf4cbdf64084ac47bd54ff057aa4.png]: https://img-blog.csdnimg.cn/321cbf4cbdf64084ac47bd54ff057aa4.png
[2c29770a87804ba08651c932f697e9f0.png]: https://img-blog.csdnimg.cn/2c29770a87804ba08651c932f697e9f0.png
[a9575c32ae974b178bb011c6d982cc63.png]: https://img-blog.csdnimg.cn/a9575c32ae974b178bb011c6d982cc63.png
[4edac14435ae418a9b0ba2f06242ec3a.png]: https://img-blog.csdnimg.cn/4edac14435ae418a9b0ba2f06242ec3a.png
[f6ec0a5e982f4323acec71860d3799ad.png]: https://img-blog.csdnimg.cn/f6ec0a5e982f4323acec71860d3799ad.png
[2aab625f14fd49c7bcf98fad4ec6a52a.png]: https://img-blog.csdnimg.cn/2aab625f14fd49c7bcf98fad4ec6a52a.png
[1223f3f73cf842b6b79277ac852d0426.png]: https://img-blog.csdnimg.cn/1223f3f73cf842b6b79277ac852d0426.png
[a3a0f1ae8b5b45e280b3b5afb8cbdb64.png]: https://img-blog.csdnimg.cn/a3a0f1ae8b5b45e280b3b5afb8cbdb64.png
[b8365bca4bbf4f7b8faf05ea48e33a2b.png]: https://img-blog.csdnimg.cn/b8365bca4bbf4f7b8faf05ea48e33a2b.png
[6f667e4d21fb4b52ad7abf878137ecc4.png]: https://img-blog.csdnimg.cn/6f667e4d21fb4b52ad7abf878137ecc4.png
[69a49aaf7ba64cbcab569ffb3eeff427.png]: https://img-blog.csdnimg.cn/69a49aaf7ba64cbcab569ffb3eeff427.png