学习笔记——计组—系统总线

╰+哭是因爲堅強的太久メ 2023-07-25 11:16 142阅读 0赞

### 一、概念 ###

总线是连接多个部件的信息传输线，是各部件共享的传输介质。同一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息。

CPU和主存之间的总线，称为存储总线（M总线）；CPU和I/O设备之间交换信息的通道，称为I/O总线。

### 二、总线分类 ###

**1.片内总线**

芯片内部的总线。如CPU内部寄存器与寄存器等之间。

**2.系统总线**

系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。

按系统总线传输信息的不同，又可分为三类：数据总线、地址总线和控制总线。

数据总线：传输数据 双向传输 与机器字长、存储字长有关

地址总线：指明CPU欲访问的存储单元或I/O端口的地址 单向传输

位数与存储单元个数有关，如地址线为20根，则存储单元个数为![gif.latex][]![2^\{20 \}][2_20]。

控制总线：对于CPU，信号有输入有输出。

**3.通信总线**

计算机系统与其他系统（移动通信、控制仪表等）之间的通信。传输方式分为两种：串行通信（远距离传输）、并行通信（近距离传输）。

### 三、总线特性及性能指标 ###

**1.总线特性**

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70][]

**2.总线性能指标**

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 1][]

**3.总线标准**

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 2][]

ISA：Industrial Standard Architecture

EISA：Extended Industrial Standard Architecture

VESA：Video Electronic Standard Association

PCI：Peripheral Component Interconnect，外部部件互连。PCI是一种不依附于某个具体处理器的局部总线。为系统提供了一个高速的数据传输通道，用于连接高速的I/O设备模块，与CPU时钟频率无关。通过PCI桥路（PCI控制器）与CPU相连。

RS-232C：Recommended Standard ，232为标识符，C为修改次数。应用于DTE和DCE之间的标准接口。

![20200414193101429.png][]

USB：Universal Serial Bus。即插即用。

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 3][]

### 四、总线结构 ###

**1.单总线结构**：CPU、主存和I/O设备挂到一组总线上

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 4][]

**2.双总线结构**

以CPU为中心的双总线结构：I/O设备与主存之间交换信息时，需要通过CPU。

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 5][]

以存储器为中心的双总线结构：

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 6][]

**3.三总线结构**

![20200414193601548.png][]

DMA总线：用于主存与外设（高速I/O设备）之间直接交换信息。三总线结构中，任意时刻只能使用一种总线。

**4.PCI总线结构**

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 7][]

PCI总线，连接各种高速的PCI设备。采用同步时序协议和集中式仲裁策略，具有自动配置能力。采用突发工作方式，是指若被传送的数据在主存中连续存放，则在访问此组数据时，只需给出第一个数据的地址，占用一个时钟周期，其后每个数据的传送各占一个时钟周期，不必每次给出各个数据的地址，提高传输效率。

PCI总线，可视为CPU与外设之间的一个中间层，通过PCI桥（PCI控制器）与CPU相连。

### 五、总线控制 ###

总线上连接多个设备，如何对多个设备的总线请求进行控制非常重要。主要包括判优控制（仲裁逻辑）和通信控制。

**1.总线判优控制（仲裁）**

按对设备有无控制功能分为主设备和从设备。

主设备：对总线有控制权

从设备：响应从主设备发出的总线命令

![20200415152732880.png][]

**（1）链式查询**

![20200415152819748.png][]

BS：总线忙 BR：总线请求 BG：总线同意

各个I/O部件通过BR信号请求总线，若RS发出的信号表示总线不忙，则通过BG从0~n链式查找发出总线请求的I/O设备。总线分配给找到的第一个请求的I/O设备，并将BS设为总线忙。

特点：离总线控制近的设备具有高优先级，线数少，但对电路故障敏感（即BG断链）。

**（2）计数器定时查询**

![20200415153517915.png][]

BS：总线忙 BR：总线请求

控制部件收到各设备发送的BR信号，在BS总线不忙的状态下，总线控制部件的计时器开始计数（如1001），通过设备地址总线找到与计时器一致的设备号（1001），获得总线，将BS设为忙。

特点：总线控制部件的计数器使用灵活，可从上一次占用总线的设备号继续，可由程序设定。设备地址线的条数由设备数n决定，即n台设备有![log\_\{2\}^\{ \}\\textrm\{n\}][log_2_ _textrm_n]根设备地址线。

**（3）独立请求方式**

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 8][]

BR：总线请求 BG：总线同意

每一台I/O设备都有一对请求线和同意线。设备请求总线时，通过BR发送请求信号，BG接收信号。总线控制部件中，有一排队电路，可根据优先次序确定响应哪一台设备的请求。

特点：总线数目太多，控制复杂。总线数目是设备数n的2倍。

**2.总线通信控制**

总线仲裁完成后，分时进行设备通信，即以获得总线使用权的先后顺序分时占用总线。一个接一个地传送。

分四个阶段：

![20200415155324824.PNG][]

总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调，如何配合。

有以下四种方式：

![20200415155942262.png][]

（1）同步通信：明确统一、简单一致；主从模块时钟同步，若主从设备传输速度不一致，需要按最慢速度，影响工作效率。

（2）异步通信：允许各模块设备速度的不一致性。

[gif.latex]: https://private.codecogs.com/gif.latex?
[2_20]: https://private.codecogs.com/gif.latex?2%5E%7B20%20%7D
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70]: /images/20230528/1ef14e06944847d99701f1a572097836.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 1]: /images/20230528/70d38358ff934609a53ec9eac8d46777.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 2]: /images/20230528/66bcca08528043dfaf5734e2c32c23df.png
[20200414193101429.png]: /images/20230528/8173d91946c24a4990a2794ed671024d.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 3]: /images/20230528/a309b82ba9ba420ca81bbc9281d789e5.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 4]: /images/20230528/aa531d7767504b58a3633758e66a4c07.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 5]: /images/20230528/62ab8472e877482e85cf73ffdd538039.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 6]: /images/20230528/3ef2a230128b40e0b9b590cdbf1e7236.png
[20200414193601548.png]: /images/20230528/1aae55c32c3f48e8a49c768a983ba987.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 7]: /images/20230528/ea7b97cfc1b74dd9a2a788f1f637386a.png
[20200415152732880.png]: /images/20230528/6a2f6c43531c41ae960ab0231ede8611.png
[20200415152819748.png]: /images/20230528/512acb8ff4bd4e8297b5cc4bde8e4e9f.png
[20200415153517915.png]: /images/20230528/a48b41e2144644b397e852ada69e9769.png
[log_2_ _textrm_n]: https://private.codecogs.com/gif.latex?log_%7B2%7D%5E%7B%20%7D%5Ctextrm%7Bn%7D
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0xZXzYyNA_size_16_color_FFFFFF_t_70 8]: /images/20230528/822424a680b54d21bb4f1d401a882aa2.png
[20200415155324824.PNG]: /images/20230528/e9fadac446a54bc8acbf410c0684e560.png
[20200415155942262.png]: /images/20230528/afdbd3b6878b437c8823a3b78702292c.png